Hasil Pencarian  ::  Simpan CSV :: Kembali

"Komunikasi dengan menggunakan kabel listrik membutuhkan teknik modulasi yang tepat, karena kabel listrik tidak didesain untuk menghantarkan data. Karena itu pada skripsi ini akan dibuat sebuah rancangan modulator yang ditujukan untuk komunikasi melalui kabel listrik dengan teknik modulasi QPSK dengan menggunakan simulator Multisim 10. Modulator QPSK merupakan teknik modulasi yang telah lama dikenal di dunia telekomunikasi, yang menjadi berbeda pada skripsi ini adalah pada penggunaan komponennya. Modulator QPSK konvensional menggunakan rangkaian analog sedangkan pada QPSK ini digunakan rangkaian digital diskrit yang diimplementasikan ke dalam IC TTL. Perancangan modulator QPSK dilakukan dengan menggunakan perangkat lunak simulasi yang dibuat berdasarkan dari blok diagram modulator QPSK konvensional, seperti, serial to parallel data input, carrier generator, modulator module, dan linier summer, namun terdapat beberapa komponen tambahan seperti clock splitter, clock generator, dan filter. Analisis dibuat berdasarkan dari cara kerja, dan aspek kesesuaian dengan standar yang berlaku, serta kesesuaian dengan spesifikasi modem PLC yang diinginkan. Kesimpulan yang dapat diambil adalah modulator yang dirancang pada skripsi ini telah memenuhi standar yang berlaku dan dapat diterapkan dalam modem PLC meskipun terdapat sedikit kekurangan.

---

This paper explains the design of QPSK modulator which is proposed for communication via power line networks. As already known that communication via power-line network needs a suitable modulation, since power-line networks are very noisy and originally were not designed for communication. The QPSK modulation technique had been chosen, since it is one of the effective modulation methods to be implemented in the high noisy communication channel such as power-line networks.

QPSK modulation is a well-known modulation technique in telecommunication field. One makes this design different from existing design is the use of the electronic discrete components. In this research, it is shown that QPSK modulator can be built up from discrete digital TTL integrated circuits which are enormously available in the market.

This QPSK modulator was designed by using simulation software called Multisim 10 Simulator. The QPSK modulator consists of several block functions, i.e. data splitter, square-wave generator, serial to parallel input data, low-pass filter, modulation module and summing circuit. This QPSK modulator is designed to work in 250 kHz carrier frequency and having speed of about 60 kbps.

Analysis has been made based on how the circuit works and comparison to the existing standard. This designed QPSK modulator is concluded to be able to work and support for PLC system and in the future can be improved to obtain a better PLC modem performance."

"Skripsi ini dibuat untuk merancang demodulator QPSK untuk perangkat modem power line communication yang disusun dari rangkaian logika dengan menggunakan simulator Multisim 10. Rangkaian demodulator QPSK tersebut terdiri atas beberapa modul, seperti rangkaian sinusoidal to square wave, clock recovery, phase shifter, comparator, dan sampling. Keseluruhan modul rangkaian tersebut disimulasikan dengan menggunakan perangkat lunak Multisim 10. Proses pertama yang dilakukan di dalam rangkaian demodulator ialah mengubah modulated signal QPSK analog dari pre-amp receiver menjadi berbentuk pulsa (square wave). Proses berikutnya ialah mensinkronkan clock generator pada bagian demodulator dengan sinkronisasi clock yang dikirim oleh far end modulator dengan menggunakan rangkaian clock recovery. Rangkaian dasar QPSK adalah phase shifter, yang berfungsi untuk membangkitkan sinyal carrier dan menggeser fase sinyal sebesar 900. Modulated sinyal QPSK tersebut dibandingkan dengan sinyal carrier dengan rangkaian comparator. Proses terakhir ialah menggabungkan sinyal dari kanal I dan Q menjadi data serial, dengan menggunakan rangkaian sampling. Selanjutnya dilakukan analisis untuk menunjukkan cara kerja dari rangkaian demodulator QPSK ini, kestabilan rangkaian, hasil keluaran dari setiap proses rangkaian, dan hasil data QPSK yang dapat didemodulasikan menjadi data awal.

---

This paper explains the design of QPSK demodulator which is proposed for communication via power line networks. As already known that communication via power-line network needs suitable modulation, since power-line networks are very noisy and originally were not designed for communication. The QPSK modulation technique had been chosen, since it is one of the effective modulation methods to be implemented in the high noisy communication channel such as power-line networks. QPSK modulation is a well-known modulation technique in telecommunication field. One makes design different from existing design is the use of the electronic discrete components. In this research, it is shown that QPSK demodulator can be built up from discrete digital TTL integrated circuits which are enormously available in the market. This QPSK demodulator was designed by using simulation software called Multisim 10 Simulator. The QPSK demodulator consists of several blocks functions, such as sinusoidal to square-wave converter, phase shifter, clock recovery, clock generator, comparator and sampling circuit. This QPSK demodulator is designed to work in 250 KHz carrier frequency and having speed of about 60 kbps. Analysis has been made based on how the circuit works and comparison to the existing standard. This designed QPSK demodulator is concluded to be able to work and support for PLC system and in the future can be improved to obtain a better PLC modem performance."

"Skripsi ini mengetengahkan suatu perancangan sistem kendali kolom depropanizer meggunakan Pengendali PID dengan Pengawas Logika Fuzzy (PID-PLF). Pengendali ini pada dasarnya sama dengan pengendali PID biasa, hanya saja terdapat pengawasan nilai parameter kandali melalui aturan-aturan logika fuzzy. Logika Fuzzy disini berfungsi menggantikan penalaan tambahan secara on-line trial & error yang biasa dilakukan untuk memperbaiki penalaan awal (misalnya dengan Metoda Ziegler-Nichols) yang kurang akurat. Kelebihan dari metoda ini adalah optimasi penalaan tambahan dilakukan melalui basis pengetahuan proses secara semi-otomatis. Perancangan sistem kendali ini disimulasikan dengan perangkat lunak (software) yang dirancang secara khusus untuk menjelaskan permasalahan yang dihadapi. Melalui perangkat lunak ini, penulis melakukan penelitian kecil untuk menentukan Memori Asosiatil Fuzzy (sebagai dasar bagi penentuan parameter kendali) pada beberapa kondisi temperatur distilat (diperlakukan sebagai set point). Hasil dari 2 kondisi simulasi menunjukkan bahwa tipe Pengendali PID yang digunakan menunjukkan keunggulan yang komparatif dibandingkan Pengendali PID biasa, terutama dalam hal waktu pencapaian (rise time), waktu setting (selling lime) dan kesalahan tunak (steady state error) yang tereliminasi"

"Motor induksi tanpa sensor kecepatan digunakan secara luas pada bidang industri. Skripsi ini memiliki tujuan untuk merancang estimator kecepatan motor induksi menggunakan jaringan syaraf tiruan. Jaringan syaraf tiruan yang digunakan berstruktur lapisan banyak terhubung semua dan dilatih dengan algoritma backpropagation. Masukan jaringan adalah tegangan dan arus stator dari motor induksi. Model motor yang digunakan berada pada sumbu stator, sedangkan pengendali vektor menggunakan persamaan model motor dalam kerangka fluks rotor. Pada percobaan dilakukan variasi parameter untuk diperoleh kinerja yang optimal. Kemudian dilakukan percobaan pada beberapa kondisi kerja untuk mengetahui kemampuan dari jaringan yang telah dirancang. Hasil simulasi menunjukan estimator kecepatan berbasis jaringan syaraf tiruan dengan CMEX S-Function Matlab/Simulink 7.8.0 memberikan hasil yang baik.

---

Sensorless induction motor is used widely in industrial fields. This thesis has the aim to design an induction motor speed estimator based on neural network. Artificial neural network that being used are the multilayer fully connected of structure and trained with the backpropagation algorithm. The network input is the voltage and current stator of an induction motor. Model motor that being used are in stationary reference frame, while the vector control using the motor model equations in rotor flux oriented reference frame. In the experiments, some variations of parameters are carried out to obtain optimal performance. Further, experiments on some working conditions to determine the ability of the speed estimator that has been designed. The results of the simulation shows the speed estimator based on neural network with S-Function CMEX Matlab/Simulink 7.8.0 is in good performance."

"ABSTRAKPada tesis ini dibahas suatu MOSFET yang mendapat tambahan floating-Gate, dengan potensialnya dikendalikan oleh Gate-masukan jamak. Multiple-input floating-Gate MOSFET ini (disingkat uMOS), memberikan kemampuan fungsional yang tinggi berbasiskan karakteristik-dasar operasi penjumlahan level tegangan-gate yang mendapat pembobotan dan operasi threshold.Menggunakan 6 buah C-uMOS serta sebuah C-MOS biasa, pada tesis ini telah dirancang suatu Gerbang-Logika tunggal yang bekerja secara biner dengan masukan 2-bit dan keluaran 1-bit, dan mampu mengoperasikan berbagai kemungkinan dari keseluruhan 16 macam fungsi-logika melalui pengendaiian. Uji-validitas rancangan dilakukan berbantuan komputer menggunakan perangkat lunak PSpice versi 5.Oa. Rancangan tata-letak chip rangkaian terpadu dari Gerbang tersebut juga dibuat - untuk rencana proses pabrikasinya, menempati luas area 57.200, dengan jalur sambungan 23 % diantaranya.

---

ABSTRACT

In this thesis is discussed a MOSFET which has an additional floating Gate, with its potential being controlled by multiple-input Gates. This multiple-input floating-Gate MOSFET (abbreviated as uMOS), presents a high functional capability based on a fundamental characteristic i.e. gate-level weighted sum and threshold operations.

By using 6 C-uMOSs and an ordinary C-MOS, in this thesis has been designed a single Logic-Gate which operates binary with 2-bit inputs and 1-bit output and capable to operates any of the total 16 different logic functions by controlled. Validity-test of the design has been carried out by the use of computer, using PSpice's software version 5.Oa. The IC chip's layout was also designed for planning its fabrication process, needed a 57,200 A.' area, where routing was occupies 23% of it."