Hasil Pencarian  ::  Simpan CSV :: Kembali

"Arus inrush merupakan salah satu fenomena yang terjadi pada sistem tenaga listrik khusunya pada transformator. Arus ini dapat menyebabkan kesalahan kerja proteksi pada sistem sehingga akan mengganggu keandalan sistem tenaga listrik. Arus inrush berbeda dari arus gangguan, dimana arus inrush hanya terjadi oleh beberapa kasus saja, dan yang paling banyak terjadi yaitu saat inti transformator pertama kali di beri energi. Besarnya arus inrush dapat dipengaruhi oleh beberapa hal, salah satu hal yang dapat memberikan pengaruh tersebut adalah variasi beban yang dihubungkan pada transformator sekunder. Selain pada transformator arus inrush juga dapat terjadi pada beban rumah tangga, arus ini dapat mengganggu kerja dari sirkuit breaker pada instalasi listrik rumah tangga. Besar arus inrush yang terjadi pada beban rumah tangga juga dipengaruhi oleh sifat beban itu sendiri.

---

Inrush current is one of the phenomena that occur on the power system especially on the transformer. This current can cause errors in the protection system so that it will disturb the reliability of power system. Inrush current is different from fault current, where inrush current occur in a few cases only, and it happen mostly when the transformer energized. Magnetizing inrush current magnitude can be affected by several things, one of the things is the variation of the load that connected to the secondary transformer. Inrush current can also occur in household electrical load, these current can disturb the circuit breaker in the electrical installation of the household. Magnitude of these inrush current is also influenced by the nature of the load itself."

"ABSTRAKPaper ini menyajikan cara-cara perutean sinyal power, sinyal ground dan sinyal logic dalam channel-channel pada suatu chip VLSI yaitu 2 dual-port register cells. Penanganan masalah perutean ini dilakukan oleh sebuah channel router tertentu. Mula-mula akan dijelaskan dampak dari sinyal power dan ground pada perutean sinyal logic. Kemudian diberikan suatu prosedur untuk jalur power yang ampuh untuk mengurangi kesalahan yang terjadi dalam perutean secara manual. Setelah semua teori pendukung dan metode penyelesaian masalah yang mungkin telah disampaikan, baru kemudian diaplikasikan kedalam suatu rangkaian yaitu 2 dual-port register cell. Melalui pengaplikasian ini kita dapat melihat bagaimana teknik perutean yang dibahas sebelumnya diterapkan dalam sebuah masalah yang real."

"Sampai saat ini ATM switch generasi Pertama menggunakan skema Explicit Forward Congestion Indication (EFCI) untuk kontrol kongesti layanan trafik ABR. Dengan cepatnya perkembangan teknologj Switching, generasi kedua ATM switch akan Dilengkapi dengan mekanisme kontrol kongesti Explicit Rate (ER). Skema Enhanced proportional Rate Control Algorithm, (EPRCA) merupakan salah satu mekanisme kontrol kongesti ER yang telah menjadi stand didalam ATM Forum. Karena mempunyai performansi yang cukup baik dan kemudahan dalarn implementasi, maka skema EPRCA akan menjadi pilihan beberapa vendor ATM untuk kontrol kongesti layanan trafik ABR. Pada periode transisi dari generasj pertama ke generasi kedua ATM switch, penggun skema EFCI dengan EPRCA dalam suatu jaringan ATM tidak dapat dihindarkan. Karena terdapat perbedaan dalam Operasi kerjanya, maka interoperabilitas penggunaan kedua skema kontrol kongesti tersebut akan menimbulkan permasalahan dan isi performansi yang dihasilkan. Dalam tesis ini, akan diteliti pengaruh penggunaan barga parameter kontrol Rate Increase Factor (RIF) yang berbeda terhadap hasil performansi pada skema EFCI dan skema EPRCA, serta pada interoperabilitas skema EFCI dengan EPRCA dalam suatu jaringan ATM. Dari hasil simulasi dapat ditunjukkan bahwa beat-down problem yang terjadi pada Iingkungan skema EFCI merupakan fungsi dan parameter kontrol RIF dan dengan RIF yang agresif tinggi dapat diperoleh performansi yang cukup baik. Sedangkan pada skema EPRCA, pengaruh penggunaan harga RIF yang berbeda tidak akan menyebabkan beat-down problem dan performansi yang dihasilkan sesuai dengan yang diharapkan. Sedangkan hasil performansi pada interoperabilitas skema EFCI dengan EPRCA sangat dipengaruhi oleh pemeliharaan harga RIF dan lokasi penempatan skema EPRCA. Untuk harga RIF yang konservatif rendah akan terjadi peningkatan performansi sebaliknya untuk harga RIF yang agresif tinggi akan mengakibatkan penurunan Performansi. Beat-down problem yang terjadi untuk sumber yang melewati multi-hop link pada lingkungan skema EFCI dapat dihilangkan jika skema EPRCA ditempatkan Pada least critical switch.

---

Currently, the first generation of the ATM switches use Explicit Forward Congestin Indication (EFCI) scheme for Congestion control mechanism of the ABR services. With the advances in switching technologies, the next generation of the ATM switches will employ the Explicit Rate (ER) congestion control mechanisms. The Enhanced Proportional Rate Coritol Algorithm (EPRCA) scheme is selected as one of the ER congestion control mechanisms by the ATM Forum. Because the EPRCA scheme has good performance and low implementation complexity, the ATM switch vendors will use it for congestion control mechanism of the ABR services.

During transition period from the first to the second generation of the ATM switches, the interoperability between EFCI and EPRCA schemes in the ATM net? ork became unavoidable. Because of the differences in their basic operating incehanisilis, their interoperation may be problematic in terms of the network perfoniiance. This thesis focuses on the impact on performance of the Raie Increase Factor (RIF) parameter selection in the EFCI and EPRCA schemes, also in the ititeroperahility between EFCI and EPRCA schemes.

The simulation results show that beat-down problem in an all EFCI scheme environment is function of RIF parameter. A more aggressive RIF value leads to a hìgher performance. However, in the EPRCA scheme environment with use different value of the RIF parameter, it will not make any beat-down problem and the performance results as expected.

From the interoperability perspective, the simulations conducted show that the RIF parameter selection and location of the EPRCA scheme will drive the performance of interoperability between EFCI and EPRCA schemes. With conservative RIF value will leads to performance improvement. On the other hand, with aggressive RIF value will leads to performance degradation. Beat-down problem of a multi-hop link in the EFCI scheme environment might be omitted if the EPRCA scheme is located at ihe Least critical switch. "