Hasil Pencarian  ::  Simpan CSV :: Kembali

Abstrak :
ABSTRAK
Fast Fourier Transform (FFT) adalah suatu metoda atau algoritma untuk mempercepat operasi penyelesaian transformasi fourier diskrit. Algoritma FFT ada dua macam, yakni Decimation in Time (DIT) dan Decimation in Frequency Algoritma FFT-DIT lebih populer daripada algoritma FFT-DIF karena hanya memerlukan satu operasi perkalian untuk titiknya.

Pada tugas akhir ini akan dirancang suatu chip VLSI untuk algoritria Fast Fourier Transform Decimation in Time (FFT-DIT) satu titik kupu-kupu (dua titik transforniasi) dengan menggunakan teknologi CMOS. Data masukan maupun data keluaran berupa bilangan imajiner dengan format 8-bit mantisa dan 4-bit eksponen. Transistor yang dipakai sebanyak 9438 buah dan waktu yang dibutuhkan untuk menyelesaikan transformasi adalah 600 nano detik. perancangan dilakukan dengan menggunakan software CAD CIRCAD II pada komputer HP- 9000.

Abstrak :
Motor stepper merupakan aktuator yang kita ketahui banyak diaplikasikan dalam sistem komputer. Penggunaannya, terutama untuk disk drive, tidak memerlukan torsi besar dan hanya mengatur sudut-sudut tertentu untuk mendapatkan posisi head yang dikehendaki. Untuk menggerakkan motor stepper diperlukan masukan data paralel (umumnya ada empat masukan ditambah ground). Masing-masing masukan mendapat sinyal yang berbeda tapi berurutan satu sama lain. Masing-masing masukan mendapat sinyal pulsa yang berasal dari rangkaian driver / switching yang biasanya dibangun dari transistor. Umumnya perintah (sinyal masukan) untuk menggerakkan motor stepper tersebut dikeluarkan oleh komputer dalam bentuk data seri. Sehingga diperlukan satu rangkaian untuk mengubah data seri tersebut menjadi data paralel yang bisa dibaca oleh motor stepper. Rangkaian tersebut adalah SIPO (Serial In Parallel Out). Model ini mencoba untuk membuat rancangan layout CMOS dari paduan antara rangkaian SIPO dengan driver stepper. Layout SIPO ini dibangun dari beberapa rangkaian D flip-flop. Layout driver kemudian dicoba untuk digabungkan dengan layout SIPO dalam satu layout dalam beberapa alternatif rangkaian. Dari alternatif-alternatif layout yang dibuat, luas layout dan tanggapan waktunya kemudian dibandingkan untuk mendapatkan hasil yang terbaik. Perancangan layout ini menggunakan software "Magic CAD" untuk menggambar layout rancangan dan "IRSIM" untuk mensimulasikan hasil rancangan. Proses penggambaran layout dan simulasi hasil rancangan ini dilakukan di Lab. Elektronika Fakultas Teknik UI selama bulan Desember 2003 sampaiJanuari 2004.

---

Stepper motor is actuator as we knew has a lot of aplication in computer system field. The aplications, especially for disk drive, doesn't need large torque and only set a certain angle to achieve a certain position. To drive the motor stepper we need parallel data input (usually 4 inputs and I ground). Each of inputs gets sequencely different signal. Each of them has pulse signal that comes from driver/switching circuit which be built by transistors. The command (input signal) to drive that motor stepper usually is yielded by computer in serial data form. Then we need one circuit to convert serial data to be a parallel data that can be read by stepper motor. The circuit is called SIPO (Serial In Parallel Out). This paper is trying to make a CMOS layout design of SIPO and stepper driver combination. The SIPO layout is built from some D flip-flop. Then driver layout is combined with SIPO in one layout within several circuit. From this several layout alternative, the layout wide and time respon will be compared to get the best result. This layout design use "Magic CAD" software for layout drawing and "IRSIM" to simulate the design result. Layout drawing process and result of design simulation had done in the Laboratory of Electronic of Engineering Faculty of Indonesia University since December 2003 until January 2004.

Abstrak :
Threshold voltage Vr merupakan salah satu parameter MOS Transistor yang dipengaruhi oleh temperatur (temperature dependence parameter), Dengan karakteristik yang demikian, secara teoretis VT dapat digunakan sebagai parameter untuk pengukuran temperatur. Konfigurasi transistor yang mampu mengekstraksikan tegangan threshold adalah array transistor. Dengan demddan array transistor dapat digunakan sebagai transducer temperatur-tegangan yang dapat diterapkan pada sensor temperatur. Pada tugas skripsi ini akan dilakukan perancangan transducer untuk sensor temperatur dengan memanfaatkan karakteristik array transistor sebagaimana disebutkan di atas. Perancangan dan uji analisis dilakukan sehingga dihasilkan sensitivitas sebesar 10 mV/K pada daerah tengah pengukuran untuk variasi temperatur antara -100 °C s.d. 100 °C dengan menentukan dimensi array transistor pada transducer, dan parameter transistor penyusun array. Pada akhir perancangan dilakukan desain layout rangkain terintegrasi.

Abstrak :
Based on the authors' expansive collection of notes taken over the years, Nano-CMOS Circuit and Physical Design bridges the gap between physical and circuit design and fabrication processing, manufacturability, and yield. This innovative book covers: process technology, including sub-wavelength optical lithography; impact of process scaling on circuit and physical implementation and low power with leaky transistors; and DFM, yield, and the impact of physical implementation.

Abstrak :
ABSTRAK
Suatu sensor pengukur medan magnit apabila dibuat dalam teknologi CMOS dalam array, akan bekerja pada suatu mode, yang mempunyai keluaran current mode sesuai dengan tegangan referensi dari sensor tersebut. Array yang dibentuk dengan MAGFET yang terintegrasi akan menjadikan suatu unit yang akan menaikan sensitifitas dan signal to noise ratio-nya. Sensor ini mempunyai karakteristik yang lebih linier, dibandingkan dengan rangkaian sensor hasil integrasi MAGFET dengan load resistor saja. Pengubahan bagian komponen pasif dengan komponen aktif menjadikan layout IC sensor lebih sederhana.

Pada Tesis ini akan dilakukan simulasi dan analisa dari rangkaian sensor medan magnit array CMOS dengan menggunakan perangkat lunak PSPICE versi 5.1. Dengan mengubah load resistor dengan rangkaian cermin CMOS secara array, hasil simulasi menunjukan bahwa keluarannya lebih linier.

Juga akan dibuat perancangan layout IC rangkaian tersebut dengan bantuan perangkat lunak MAGIC versi 6.02. Layout menjadi lebih sederhana setelah mengganti komponen pasif resistor dengan resistor aktif. Layout resistor aktif keluaran MAGIC yang dibuat dapat lebih kecil 3.07% dari resistor pasif.

Abstrak :
ABSTRAK
CMOS OP-AMP Unbuffered dua tingkat merupakan OP-AMP dengan output resistance tinggi yang terdiri dari 7 buah MOSFET. Kestabilan dari OP-AMP tersebut ditentukan oleh panjang dan lebar kanal MOSFET-MOSFET tersebut, tail current dan second stage current. Untuk memudahkan desain, panjang kanal (L) dari MOSFET-MOSFET tersebut digandeng. Pada penelitian ini dianalisis pengaruh dari perubahan panjang kanal dalam daerah cakupan l?L?20um terhadap parameter-parameter seperti slew-rate, device area, gain, gain-bandwidth, power disipasi, tegangan saturasi drain-source pada MOSFET 6 dan 7, output resistance, tegangan offset, unity gain-bandwidth dan phase-margin. Hasil rancangan CMOS OP-AMP Unbuffered dua tingkat pada panjang kanal 10 um diperoleh phase-margin 48,15°, tegangan offset -470,356 nVolt, unity gain-bandwidth 1,9307 Mhz, sedangkan parameter lainnya dibandingkan dengan referensi [2] masing-masing slew-rate +240%, gain-AV -38%, gain-bandwidth +331% dan power disipasi +125%. Selanjutnya parameter-parameter hasil rancangan tersebut dibuat konstan kecuali panjang kanalnya yang divariasikan sesuai daerah cakupan di atas. Diperoleh hasil analisis slew-rate, power disipasi, tegangan offset dan phase-margin tidak dipengaruhi oleh panjang kanal, sedangkan gain-bandwidth dan unity gain-bandwidth meningkat hingga masing-masing 8 x 107 radian dan 19,307 Mhz bila panjang kanal diperkecil. Parameter-parameter lainnya menunjukkan kecenderungan menurun bila panjang kanal diperkecil.

Abstrak :
Concurrent multiband LNA merupakan salah satu tipe multiband LNA yang mampu bekerja pada beberapa frekuensi berbeda secara simultan dalam satu waktu. Pada skripsi ini dirancang concurrent multiband LNA yang bekerja pada empat pita frekuensi (quadband) yaitu 950 MHz, 1.85 GHz, 2.35 GHz, dan 2.75 GHz. LNA yang dirancang menggunakan topologi inductive source degeneration dan menggunakan teknologi CMOS 0.18 μm. Spesifikasi LNA yang dirancang adalah memenuhi standar kestabilan (K > 1), gain (S21) > 10 dB, input return loss (S11) < -10 dB, Noise figure (NF) < 3 dB, dan konsumsi daya ≤ 20 mW. Berdasarkan hasil simulasi yang dilakukan, rancangan LNA telah memenuhi spesifikasi yaitu memiliki K > 1, S21 sebesar 17.007 dB pada frekuensi 950 MHz, 15.542 dB pada frekuensi 1.85 GHz, 14.974 dB pada frekuensi 2.35 GHz, dan 14.380 dB pada frekuensi 2.75 GHz. S11 sebesar -29.261 dB pada frekuensi 950 MHz, -17.915 dB pada frekuensi 1.85 GHz, -15.325 dB pada frekuensi 2.35 GHz, dan -15.921 dB pada frekuensi 2.75 GHz. NF sebesar 0.906 dB pada frekuensi 950 MHz, 0.606 dB pada frekuensi 1.85 GHz, 0.658 dB pada frekuensi 2.35 GHz, dan 0.636 dB pada frekuensi 2.75 GHz. Besarnya konsumsi daya rangkaian adalah sebesar 20 mW. Simulasi dilakukan dengan perangkat lunak Advance Design System (ADS). ......Concurrent multiband LNA is one type of multiband LNA that works at several frequency bands one time simultaneously. This final project presents a design of Concurrent multiband LNA that works at four frequency bands (quadband) namely 950 MHz, 1.85 GHz, 2.35 GHz, and 2.75 GHz. The simulated LNA uses inductive source degeneration topology in 0.18 μm CMOS technology. The design specifications of LNA are K > 1, gain (S21) > 10 dB, input return loss (S11) < -10 dB, Noise figure (NF) < 3 dB, and power consumption ≤ 20 mW. Based on the simulation result, the design of LNA achieves specifications; K > 1, S21 are 17.007 dB at 950 MHz, 15.542 dB at 1.85 GHz, 14.974 dB at 2.35 GHz, and 14.380 dB at 2.75 GHz. S11 are -29.261 dB at 950 MHz, -17.915 dB at 1.85 GHz, -15.325 dB at 2.35 GHz, and -15.921 dB at 2.75 GHz. NF are 0.906 dB at 950 MHz, 0.606 dB at 1.85 GHz, 0.658 dB at 2.35 GHz, dan 0.636 dB at 2.75 GHz. Power comsumption is 20 mW. Simulation performed with Advance Design System (ADS) software.