Hasil Pencarian  ::  Simpan CSV :: Kembali

"Sorting is common process in computational world. Its utilization are on many fields from research to industry. There are many sorting algorithm in nowadays. One of the simplest yet powerful is bubble sort. In this study, bubble sort is implemented on FPGA. The implementation was taken on serial and parallel approach. Serial and parallel bubble sort then compared by means of its memory, execution time, and utility which comprises slices and LUTs. The experiments show that serial bubble sort required smaller memory as well as utility compared to parallel bubble sort. Meanwhile, parallel bubble sort performed faster than serial bubble sort to implement the algorithm on FPGASorting adalah proses yang banyak dilakukan di dunia komputasi. Pemanfaatannya meliputi berbagai macam bidang, dari penelitian hingga industri. Dewasa ini terdapat banyak macam algritma untuk sort-ing. Salah satu algoritma yang paling sederhana tapi cukup akurat adalah bubble sort. Pada studi ini, bubble sort diimplementasikan pada FPGA. Implementasi dilakukan pada pendekatan serial dan para-lel. Bubble sort serial dan paralel dibandingkan penggunaan memori, waktu yang diperlukan untuk me-ngimplementasi, dan utilitas yang terdiri dari slice dan LUT. Eksperimen yang dilakukan menunjukkan bahwa bubble sort serial memerlukan lebih sedikit memori dan utilitas dibandingkan dengan bubble sort paralel. Sementara itu, bubble sort paralel memerlukan waktu lebih sedikit untuk mengimplemen-tasikan algoritma di FPGA."

"This is not a book on algorithms. It is a book that shows how to translate efficiently an algorithm to a circuit, using techniques such as parallelism, pipeline, loop unrolling, and others. Numerous examples of FPGA implementation are described throughout this book and the circuits are modeled in VHDL. Complete and synthesizable source files are available for download."

"Penerapan sistem embedded yang praktis dan portable menjadi salah satu tantangan saat ini. FPGA menawarkan perancangan sistem yang hemat daya, cepat, dan mudah dalam pengembangan lanjutan. Perancangan sistem cepat komunikasi secara serial dengan bluetooth low energy BLE pada FPGA dapat meningkatkan fleksibilitas, efisiensi daya, dan performa. Sistem komunikasi serial dengan metode UART akan diimplementasikan pada FPGA Xilinx Zynq-7000. FPGA akan diintegrasikan dengan Bluetooth low energy HM-10 dengan metode UART pada nilai baudrate yang tinggi. Enkripsi AES juga akan diimplementasikan pada FPGA dan diharapkan dapat menjamin aspek keamanan data. Pengujian sistem ini menunjukkan bahwa penggunaan baudrate yang tinggi pada bluetooth, selain dipengaruhi oleh latensi, dapat mempercepat transmisi data. Integrasi antara FPGA dengan Bluetooth low enery diharapkan mampu menjadi salah satu alternatif pengembangan sistem embedded yang efisien, mudah digunakan, dan praktis dengan komunikasi secara nirkabel.

---

Implementation of an easy to use and portable embedded system is one of the challenges today. FPGA offers system design that is power efficient, fast, and easy in advanced development. Design of fast serial communication systems with low energy bluetooth BLE on FPGAs can improve flexibility, power efficiency, and performance. Serial communication system with UART method will be implemented on Xilinx Zynq 7000 FPGA. FPGA will be integrated with Bluetooth low energy HM 10 with UART method at high baudrate value. AES encryption will also be implemented on the FPGA and to ensure data security aspects. Result of this system shows that the use of high baudrate on bluetooth, besides influenced by latency, can speed up data transmission over bluetooth. Integration between FPGA and Bluetooth low enery can be an alternative to develop power efficient, easy to use, and flexible embedded system with wireless communication."

"ABSTRACTProyek ini adalah bagian dari suatu proyek besar yang dikembangkan oleh grup riset Communications Num riques COMNUM di Departement of Opto Acousto Electronique DOAE pada Institut d 39 Electronique de Micro lectronique et de Nanotechnologie IEMN Valenciennes France Proyek tersebut berkonsentrasi pada pengembangan sistem komunikasi bergerak dengan konsumsi energi yang rendah Pada paper ini mengemukakan penggunaan UWB Ultra Wide Band sebagai dasar pulsa sinyal untuk telekomunikasi Sinyal tersebut akan dibangkitkan dengan menggunakan teknik modulasi baru yang disebut OAM Orthogonal Amplitude Modulation Potensi keunggulan dari transmisi UWB adalah rendah energy rate tinggi tahan terhadap multipath propagasi hardware transceiver yang tidak compleks dan interferensi yang rendah Potensi tersebut akan digabungkan dengan keunggulan FPGA Field Programmable Gate Array yang memiliki kecepatan transfer data tinggi integrasi pada level yang tinggi fleksibilitas tinggi dan biaya pengembangan yang rendah Sistem ini akan berjalan pada ranah simulasi dan sistem asli pada peralatan perangkat keras Kartu FPGA yang digunakan adalah ADM XRC 5T1 yang berbasiskan Xilinx Virtex 5 dan akan digabungkan dengan kartu DAC Digital to Analog Conveter XRM DAC D4 1G Kita akan melihat bahwa implementasi UWB dengan modulasi OAM pada FPGA akan berjalan dengan baik pada simulasi akan tetapi untuk dapat berjalan dengan baik pada sistem asli butuh beberapa adaptasi dan eksperimen Tidak mengherankan bahwa implementasi sistem asli pada FPGA jauh lebih kompleks daripada simulasi berdasarkan perangkat lunak

---

ABSTRACTThis Project is the part of a big project that has been developed by research group Communications Numériques (COMNUM) in the Departement of Opto-Acousto-Electronique (DOAE) at the Institut d'Electronique de Microélectronique et de Nanotechnologie (IEMN) Valenciennes, France. The project concerns is the development of high mobility communication with low power energy consumption. This paper proposes the utilization of UWB (Ultra Wide Band) as the basic signal pulse for telecommunication. It will be generated with new technique of modulation OAM (Orthogonal Amplitude Modulation). The potential advantages of UWB transmissions such as low power, high rate, immunity to multipath propagation, less complex transceiver hardware, and low interference, will be combined with the superiority of FPGA (Field Programmable Gate Array) which provides high speed, high level of integration, high flexibility, and low development costs. The system will be running in the simulation field and in the real system on the hardware equipment. The FPGA card is ADM-XRC-5T1 based on Xilinx Virtex 5, merged with DAC (Digital to Analog Converter) card XRM-DAC-D4/1G. We will see that implementation of UWB with modulation OAM on FPGA will be running well in simulation, but for implementation in real system we should make several adaptation and experiment. No wonder that the real system implementation in FPGA are much more complicated and different with the simulation base on software."

"This thesis discusses about the implementation of an Ultra Wide Band (UWB) communication system based on the FPGA (Field Programmable Gate Array) using the Orthogonal Amplitude Modulation (OAM) which is the newer modulation technique that can provide a higher speed of data transmission rate. The OAM (Orthogonal Amplitude Modulation) is the combination between the Bi-Phase Modulation (BPM) and Pulse Position Modulation (PPM) using the orthogonal signal. The work is focus on the ADC data captured, performing parallel correlation, synchronization and decoding process. The basic principle of the system is: the transmitted signal is first coded into the symbols by using 4- OAM. Then, this data are transmitted by a UWB antenna. The UWB antenna on the receiver side receives these signals and captured by a high speed ADC and results 16 data samples in parallel on every FPGA clock cycle. These signal are performed the parallel correlation with the reference signal which is stored in the FPGA memory. The results of correlation then can be decoded by firstly finding the peak of correlation result which is refers to the received symbol. By using the PCI express communication, the decoded data is transferred to the host application as a valid data received."

"Kriptografi merupakan salah satu metode yang dapat digunakan untuk mengamankan informasi karena kriptografi mengkodekan suatu informasi sedemikian rupa sehingga informasi tersebut tidak dapat diketahui oleh pihakpihak yang tidak berhak mengetahuinya. Dalam tugas akhir ini dibahas tentang perancangan dan inplementasi suatu algoritma enkripsi dalam bentuk modul perangkat keras yang dapat dihubungkan langsung ke komputer dan mengenkripsi data-data yang akan dikirimkan ke komputer lainnya melalui sebuah modem yang terhubung ke PSTN. Algoritma yang digunakan adalah algoritma arcfour dan diimplementasikan ke FPGA Xilinx Spartan-IIE LC Development Board dengan menggunakan bahasa deskripsi perangkat keras VHDL. Pada tugas akhir ini algoritma enkripsi arcfour berhasil diimplementasikan ke FPGA Xilinx Spartan-IIE LC Development Board dan melakukan enkripsi datadata berupa teks yang dikirimkan serta mendekripsi data yang diterima. Sedangkan untuk data berupa file, proses enkripsi dan dekripsi masih belum berhasil dengan sempurna.

---

Cryptography is one of the method that use to secure information for transmission, where cryptography encodes the information in certain way so that the information would not be known by anyone that have no access to the information. The focus of this study is designing and implementation one of encryption algorithm in a hardware device that can be connected directly to computer and decode the data that can be transmitted to another computer through a modem that connected to PSTN. Encryption algorithm that used is arcfour algorithm and implemented in Xilinx Spartan-IIE LC Development Board using VHDL Hardware Description Languange. In this study, the arcfour algorithm has been successfully implemented in FPGA Xilinx Spartan-IIE LC Development Board, encrypting text data that transmitted and decrypting received text data. But for data transfer of files, encryption and decryption process was not yet perfect successful."

"Pada penelitian ini diterapkan algoritma kriptografi Trivium pada perangkat keras FPGA DE0-Nano yang terhubung ke komputer menggunakan komunikasi data serial melalui USB to UART TTL converter. Data yang dienkripsi dikirimkan melalui komputer dan setelah proses enkripsi berakhir dikirimkan kembali dengan menggunakan bantuan aplikasi serial port terminal. Penelitian ini bersifat kualitatif yang merujuk pada keberhasilan pencapaian sistem kriptografi dan perbandingan keefisienan waktu proses kriptografi dengan penggunaan perangkat lunak. Hasil penelitian menunjukkan bahwa algoritma kriptografi Trivium berhasil diterapkan dalam FPGA DE0-Nano untuk mengenkripsi dan mendekripsi berbagai jenis berkas dengan waktu yang lebih sedikit untuk proses kriptografi jika dibandingkan dengan penggunaan perangkat lunak.

---

This study focused with designing and implementation of Trivium as cryptography algorithm in hardware device DE0 Nano board FPGA which connected to computer using serial data communication by a USB to UART TTL converter. Data or file that will be encypt transmitt from computer and after encryption process has finished, it will be loopback. Transmitt and receive process used a serial port terminal software. This study is qualitative, that is based on sistem succsessfull implemented as cryptography system and compare time eficiency on cryptography process to other system using software. The result of this study show that Trivium cryptography algorithm has been successfull implemented on FPGA DE0 Nano to encrypt and decrypt various type of file and need less time for cryptography process than using software."

"Pertukaran data informasi menghendaki adanya suatu sistem yang dapat memastikan informasi yang dikirim dapat diterirna sesuai dengan data yang sebenamya. Tingkat kesalahan yang terjadi dalam suatu transmlsi data dinyatakan dalam harga Probability af Error. Kesarahan dalam transmisi dapat diminimalisir secara signifikan melalui proses encoding menggunakan sejumlah encoder (Concatenated Code} dengan tcknik Vonvard Error Correction (FEC) Convolutional Code. Konfigurasi Concatenated Convolutfonal Code dapat disusun secara seri (Serial Concatenated Convolutional Code) dan paralel (Parallel Concatenated Convolutional Code). Secara teoritis, performa proses decoding dapat ditingkatkan dengan menggunakan A Posteriory Probability (APP) Decoder dan penerapan literasi. Konfigurasi SCCC dan PCCC dapal dibandingkan dengan menggunakan simulasi untuk mengetahui keunggulan masing~masing sistem. Pada proses decoding dalam simulasi digunakan APP Decoder dan dilakukan penetapan iterasi untuk melihat pengaruhnya terhadap Bit Error Rate (BER) sistem. Variasi Signal no Noise Ratio (SNR) diberikan pada kana! A WGN saat transmisi untuk mclihat pengaruhnya terhadap BER. Analisa juga dilakukan terhadap waktu delay sistem dan biaya (cost) yang dibutuhkan berdasarkan jumlah perangkat (tools) yang digunakan. Berdasarkan simulasi diketahui bahwa rangkaian PCCC lebih kompleks daripada SCCC, khususnya untuk perangkat intedeaver dan encoder yang dibutuhkan agar performa sistem optimaL Peningkatan jumlah iterasi dan penambahan harga SNR dapat mengurangi kesalahan yang terjadi. Waktu yang dibutuhkan untuk proses encoding-decoding rangkaian SCCC dua kali lebih lama daripada rangkaian PCCC. Jumlah komponen utama yang dibutuhkan kedua kedua rangkaian sama, namun rangkaian PCCC lebih kompleks yang menyebabkan biaya (cost) yang dibutuhkan lebih besar."

"Penelitian ini bertujuan untuk menghasilkan rangkaian alat dengan teknik jet bubble yang dapat digunakan untuk proses absorpsi kimiawi gas CO2 dari gas umpan berkandungan CO2 50%mol, mendapatkan kurva penurunan konsentrasi CO2 terhadap waktu untuk kondisi variasi ukuran gelembung 0,62, 1,25, dan 7,09 mm dan juga variasi konsentrasi absorben KOH 10, 15, dan 20%b, serta untuk memperoleh hasil absorpsi kimiawi CO2 dengan metode batch bertahap, dimana larutan absorben hasil absorpsi batch pertama digunakan sebagai absorben untuk absorpsi batch kedua dengan komposisi gas umpan sama yaitu 50%mol. Absorpsi dengan gelembung berdiameter 0,62 mm menurunkan konsentrasi CO2 menjadi 9,4%mol, 1,25 mm menjadi 10,5%mol, dan 7,09 mm menjadi 15,9%mol, sehingga yang terbaik adalah ukuran gelembung paling kecil karena meningkatkan nilai luas kontak dan koefisien transfer massa. Absorpsi dengan KOH 10%b menurunkan konsentrasi CO2 menjadi 9,4%mol, 15%b menjadi 15,6%mol, dan 20%b menjadi 13,9%mol. Sehingga yang terbaik adalah konsentrasi KOH 10%b karena K2CO3, yang dihasilkan dari reaksi kesetimbangan dan berfungsi sebagai senyawa penyerap CO2, hadir pada pH lebih dari 10 serta paling larut dalam KOH konsentrasi rendah. Metode batch bertahap membuktikan bahwa terbentuk K2CO3 pada absorpsi batch 1, yang menjadi absorben CO2 pada absorpsi batch 2, dengan kemampuan menurunkan konsentrasi CO2 dari 50%mol hingga 11,2%mol.

---

This study aimed to produce equipment series with jet bubble technique that can be used for CO2 gas chemical absorption from 50%mole CO2 feed gas, obtain a CO2 concentration reduction curve for bubble size variation of 0.62, 1.25, and 7.09 mm, and KOH absorbent concentration variation of 10, 15, and 20%w, and also to obtain CO2 chemical absorption result with serial batch method, in which absorbent solution resulted from first batch absorption was used as absorbent for second batch absorption with the same feed gas composition. Absorption with 0.62 mm diameter bubble reduced CO2 concentration to 9.4%mole, 1.25 mm to 10.5%mole, and 7.09 mm to 15.9%mole, so the best is the smallest bubble size because contact area and mass transfer coefficient was enhanced. Absorption with 10%w KOH reduced CO2 concentration to 9.4%mole, 15%w to 15.6%mole, and 20%w to 13.9%mole. So 10%w KOH is the best because K2CO3, that was produced from equilibrium reaction and functioned as CO2 absorbent, presented in pH above 10 and most soluble in lower KOH concentration. Serial batch method proved that K2CO3 was formed on batch 1 absorption, which became CO2 absorbent in batch 2 with CO2 concentration reduction capability from 50%mole to 11.2%mole."