Hasil Pencarian  ::  Simpan CSV :: Kembali

"Skripsi ini membahas kemampuan mahasiswa Fakultas Teknik UI angkatan 2005 dalam membuat suatu program kalkulator digital dengan menggunakan VHDL. Percobaan ini adalah percobaan kualitatif dengan desain rekayasa pemrograman. Hasil percobaan menunjukan bahwa program kalkulator dapat terselesaikan dengan mengacu kepada prinsip-prinsip digital dan pemrograman assembly. Terdapat setidaknya empat keuntungan dalam pemrograman menggunakan VHDL : spesifikasi exekusi, ketidakbergantungan pada teknologi dan peralatan, data desain yang dapat dibawa-bawa, dan mensimulasikan secara awal dan cepat.

---

The focus of this study is the freshmen student of Department of Electrical Engineering at University of Indonesia experience of making a digital calculator program by using VHDL. The result of this project shows that calculator program can be made based on digital principals and assembly programming. There are at least four benefits by programming using VHDL : executable specification, technology and tool independence, portable design data , and simulate early and fast."

"Pada pengembangan sistem, dibutuhkan sebuah mekanisme untuk menjamin bahwa sistem tersebut berjalan dengan benar tanpa error atau rsquo;bug rsquo;. Sejauh ini, hal yang biasa dilakukan adalah dengan testing, tetapi hal ini sulit dilakukan untuk mencakup semua kemungkinan. Untuk sistem yang membutuhkan tingkat correctness yang tinggi, seperti misalnya pada hardware , perlu mekanisme yang dapat menjamin kebenaran program untuk semua kemungkinan input. Ada solusi lain yang dapat menjamin kebenaran program untuk semua kemungkinan input, yaitu dengan verifikasi formal. Verifikasi formal dilakukan dengan pemodelan matematika. Salah satu sistem yang membutuhkan tingkat correctness yang tinggi adalah sistem bilangan floating-point. Hal ini terkait dengan pengalaman yang dialami Intel pada tahun 1994. Salah satu bahasa standar dalam membangun sebuah sistem digital atau hardware adalah VHDL. Ada beberapa tools yang bisa dilakukan untuk verifikasi formal, salah satunya adalah HOL theorem prover. Penelitian ini melakukan formalisasi operasi aritmatika VHDL dan konstruksi terkait yang dilakukan dengan menggunakan HOL Theorem Prover. Hasilnya adalah sebuah framework yang berisi formalisasi beberapa algoritma aritmatika dasar VHDL dan konstruksi terkaitnya. Framework ini kemudian dapat digunakan untuk memverifikasi modul VHDL yang memanfaatkan aritmatika VHDL dan konstruksi terkaitnya.

---

In system development, a mechanism is needed to ensure that the system runs correctly without error or rsquo bug rsquo . So far, testing is a common solution, but it rsquo s hard to cover all error possibilities. For systems that require a high level of correctness, such as hardware systems, there is a need for a mechanism that can ensure the correctness of the program for all possible inputs. There is another solution to do the task, i.e. by formal verification. Formal verification is done by mathematical modeling. One system that requires a high level of correctness is the floating point number system. This is related to the experience of Intel in 1994.

One of the standard languages in developing a digital system or a hardware is VHDL. There are several tools that can be used for formal verification, one of which is HOL Theorem Prover. This research conducts a formalization of VHDL arithmetic operation and the related constructions done by using HOL Theorem Prover. The result is a framework which contains the formalization of some basic VHDL arithmetic algorithms and the related constructions. This framework can then be used to verify VHDL modules that utilize the VHDL arithmetic and the related constructs."

"Skripsi ini membahas kemampuan stereo vision yang menggunakan metode image matching pada gambar stereo. Percobaan ini adalah percobaan kualitatif dengan desain rekayasa pemrograman yakni dengan bahasa pemrograman VHDL. Hasil percobaan menunjukkan bahwa program Image matching dapat terselesaikan dengan berbasis Finite State Machine yang terhubung melalui interkoneksi yang telah diprogram untuk mendapatkan data disparitas baik itu jarak atau kedalaman stau objek dengan menggunakan VHDL yang akhirnya dibandingkan dengan hasil kebenaran pada MatLab

---

The focus of this study will discuss the abiltity of stereo vision using image matching as a method to stereo pair picture. The experiment is qualitative experiment using the VHDL as a programming language. The result of this research can be solved based on Finite State Machine which is programmed and connected in interconnection to get the disparity data like distance or depth to the object using VHDL, then the decision making will be applied to actual result which is in MatLab."

"This textbook provides a starters guide to VHDL. This book can be used in conjunction with a one-semester course in Digital Systems Design or on its own for designers who only need an introduction to the language. This book is designed to provide a bottoms-up approach to learning the VHDL language. This design supports a course in which foundational knowledge is covered before moving into advanced topics. However, this design also supports use as a reference manual. The author has designed the presentation with learning goals and assessment at its core. Each section addresses a specific learning outcome that the student should be able to do after its completion. The concept checks and exercise problems provide a rich set of assessment tools to measure student performance on each outcome.- A comprehensive coverage of the basic capability of VHDL;- Emphasizes examples from which students can learn: contains a solved example for nearly every section in the book;- Includes more than 400 exercise problems, as well as concept check questions for each section, tied directly to specific learning outcomes."