Hasil Pencarian  ::  Simpan CSV :: Kembali

"Proses desain transformator merupakan manipulasi perhitungwi dari beberapa variabel signifrkml mengenai &mensi rangkaian magnetik (magnetic circuit) dan dimensi rangkaian listrik (electric circuit) yang saling berhubungan. Manipulasi perhitungan dilakuk= dengan tujuan memperoleh harga karakteristik listrik transformator yang diinginkarr dalam hal ini rugi beban nol, rugi tembaga dan efrsiensi serta mem:mgkink= reahsasi dalam proses produksi. Mengingat hubungan antara variabel desain, maka perubahan harga yang dilakukan pads satu variabel akan mempengaruhi variabel yang lain. Oleh karena itu proses desain akmr lebih efektif jika difasilitasi dengan program komputer, sehingga dapat dilakukan analisa tentang berbagai kemungkinan untuk melakukan pendekatan terhadap hasil yang dnnginkan. Dalam skripsi ini &buat program sederhana untuk menghitung rugi beban nol, rugi tembaga dati efrsiensi transformatordisiribusi 3 fasa core type dalam suatu proses desain menggunakan fasilitas Microsoft Excel Program ini digunakan untuk menganalisa hubungan antar variabel desain serta hubungan variabel desain terhadap rugi beban nol, rugi tembaga dan efrsiensi transformator &sinbusi 3 fasa core type."

"Integrated circuit (IC) merupakan komponen yang penting dalam peralatan elektronik dan gawai modern, dimana integrated circuit berfungsi sebagai "otak" mereka, dan di dalam IC terdapat satu bagian yang menjadi inti dari IC itu sendiri, yaitu chip silikon yang perlu dilindungi dengan sebuah kemasan khusus, salah satunya adalah kemasan berbasis lead frame yang menggunakan lead frame berbahan tembaga sebagai penghubung chip silikon dengan sirkuit luar. Penelitian ini bertujuan untuk penggunaan proses alternatif lain dalam membuat lead frame IC yaitu wire-EDM. Reverse Engineering dilakukan untuk menganalisis bentuk dan dimensi dari lead frame. Setelah memperoleh informasi yang cukup, langkah berikutnya adalah Pembuatan CAD Model. Desain ini kemudian dievaluasi dalam langkah Penyesuaian Desain CAD. Jika diperlukan revisi, proses kembali ke tahap pembuatan CAD Model. Jika tidak, proses berlanjut ke tahap Fabrikasi, di mana desain diproduksi secara fisik. Tahap selanjutnya adalah Proses Elektroplating, yang melibatkan pelapisan permukaan dengan logam menggunakan metode elektroplating. Setelah elektroplating selesai, hasilnya dianalisis dalam langkah Analisis Hasil untuk melihat hasil seperti apa yang telah didapatkan. Hasil yang didapat yaitu penggunaan wire-EDM dalam pembuatan leadframe hanya terbatas pada pembuatan kontur luar dan pemotongan tipis saja serta elektroplating timah sederhana tidak mencapai hasil yang diinginkan dan sesuai dengan lead frame benchmark.

---

Integrated circuits are essential components in modern electronics, where IC function as their "brains", and in the IC there’s one part that is core of the IC itself, namely silicon chip that needs to be protected with a special packaging, one of which is lead frame-based packaging that uses a copper-based lead frame as connection between the silicon chip and the outer circuit. This research aims the use of another alternative process in making lead frame ICs, wire-EDM. Reverse engineering is done to analyze the dimensions of the lead frame. After obtaining enough information, next’s CAD Model Creation. The design is then evaluated in the CAD Design Adjustment step. If revision’s necessary, the process returns to the CAD Model creation. Otherwise, the process continues to the Fabrication, where the design is physically produced. Lastly there’s electroplating process, which involves coating the surface with metal. Once electroplating is complete, results are analyzed in the Analysis see the results that have been obtained. The result is that the use of wire-EDM in the leadframe manufacturing is only limited to making the outer contour and thin cutting and simple lead electroplating did not achieve the desired results."

"Divais SET dapat digunakan untuk banyak aplikasi seperti single electron switching, single photon detector, single electron detector, quantum bit memory, dll. Untuk aplikasi seperti quantum bit memory, diperlukan dua buah quantum dot (QD) yang disusun secara paralel. Pada thesis ini, dua buah SET yang disusun secara paralel disimulasikan dengan software SIMON 2.0 untuk mendapatkan parameter-parameter yang diperlukan guna mengontrol perpindahan elektron antar QD. Dari hasil simulasi, didapatkan bahwa dua buah SET yang disusun secara paralel bertindak sebagai dua buah SET yang independen pada saat junction capacitance antar QD bernilai di atas 5×10–18 F. Perpindahan elektron antar QD terjadi apabila terdapat perbedaan potensial pada dua QD yang melebihi suatu nilai minimum. Nilai minimum tersebut dipengaruhi oleh resistansi dan kapasitansi junction capacitance. Semakin besar resistansi, nilai minimum perbedaan potensial yang diperlukan akan semakin membesar sedangkan apabila kapasitansi semakin besar, nilai minimum perbedaan potensial yang diperlukan akan semakin mengecil.

---

SET devices can be used in many applications, such as single electron switching, single photon detector, single electron detector, quantum bit memory, etc. For applications such as quantum bit memory, two quantum dots (QDs) in parallel position are required. In this thesis, two SETs in parallel configuration are simulated with SIMON 2.0 software in order to obtain parameters which are needed to control the interdot electron movement. From the results of the simulation, it is obtained that two SETs in parallel configuration will act as two independent SETs when the interdot junction capacitance is above 5×10–18 F. The interdot electron movement occurs when a potential difference exist between the two QDs. The same potential difference must surpass the required minimum value which is influenced by the interdot resistance and capacitance. The bigger the resistance, the required minimum value of potential difference will be increased while the bigger the capacitance, the required minimum value of potential difference will be decreased."

"Single-electron transistor (SET) dengan sidewall deplelion gate disimulasikan pada skripsi ini. Divais ini bekerja dengan memanfaatkan fenomena single electron yang berkembang sangat pesat belakangan ini. Divais ini memiliki kelebihan yaitu ukuran yang kecil, cepat serta daya yang terpakai yang lebih kecil Struktur SET dengan sidewall depletion gate memiliki kelebihan dalam pengendalian divais dibandingkan dengan struktur yang lain. Selain itu divais ini telah mampu dlfabrikasi meskipun operasionalnya masih dalam temperatur yang sangat rendah. Pada skripsi ini simulasi SET dengan sidewall depletion gate menggunakan model SDRG 4.01 telah dapat dilakukan. Dari simulasi diperoleh bahwa pengendalian fenomena tunneling dapat dilakukan dengan pengaturan tegangan catu karena sesuai dengan persyaratan terjadinya tunnel |Vds|>e/2Cv, dan juga pengaturan jarak antara sidewall gate yang mempengaruhi kapasitansi pulau dengan hubungan C: SiO2 X W cli X S sg Tox " Ceg = - T. Arus yang mengalir pada OX SET dapat berupa fungsi periodik dari tegangan control gare yang disebut Coulomb Oscillalion yang dapat diatur dengan pengaturan tegangan catu yang berkibat bergesernya grafik IsET~ V eg ke atas atau ke bawah. Posisi puncak Coulomb Oscillation ditentukan oleh tegangan sidewall gate dengan pergeseran puncak osilasi pada sumbu Vcg (AV cg) akibat perubahan Vsg adalah AVcg = 2Csg : Ccg x AV sg. Penggunaan tunnel junction dengan resistansi junction yang jauh berbeda akan mengakibatkan timbulnya fenomena Coulomb staircase. Aplikasi yang kini tengah dikembangkan untuk SET ini adalah rangkaian gerbang-gerbang logika."

"Pada Tugas Akhir ini dilakukan perancangan Op Amp dengan noise dan diberi nama low noise Op Amp. Dalam perancangan Op Amp ini, digunakan rangkaian diferensial dengan masukan tipe-p. Hal ini dipilih karena transistor tipe-p memiliki noise yang cukup kecil dibandingkan dengan transistor tipe-n [ 1 ]. Pada perancangan low noise Op Amp ini, masukan diferensial, transistor M1 dan transistor M2, didisain untuk memiliki nilai lebar channel dan panjang channel yang besar sehingga noise yang dihasilkan makin kecil Penguatan tingkat pertama pada low noise Op Amp ini dibuat cukup besar, hal ini dimaksudkan untuk menghilangkan efek noise yang ditimbulkan oleh tingkat kedua Op Amp. Hasil yang diperoleh dengan simulasi memakai software pspicc dibandingkan dengan hasil yang terdapat pada referensi dan hasil yang diperoleh leivat perhitungan menunjukkan bahwa noise yang diperoleh dengan simulasi rancangan Op Amp lebih baik. Pada Tugas Akhir ini Juga dibuat layout low noise Op Amp dengan menggunakan software MAGIC."

"Tugas Akhir ini rnenyajikan salah satu bentuk fault (kesalahan) - yaitu Bridging Fault - pada rangkaian kombinasional. Berikut teknik-teknik yang sistematis untuk melacak (mendeteksi dan menemukan letak) bridging fault pada rangkaian kombinasional dengan rmenggunakan barisan (sequence) pola-pola test khusus yang menghasilkan respon-respon output yang berbeda."

"Perkembangan produk elektronika pada dekade terakhir ini berlcembang begitu pesatnya. Kemajuan teknologi ini hams ditunjang pula dengan inovasi produk komponen elektronika seperti transistor yang dihasilkan oleh 'industri semikonduktor. Chip yang terbuat dari bahan semikonduktor, merupakan inti dari komponen ini. Perlakuan yang benar terhadap chip dalam perakitan transistor akan menghasilkan produk semikonduktor yang berkualitas.Perakitan chip dalam pembuatan lcomponen transistor adalah meletakkan chip dengan sistem solder pada lead frame dan menghubungkan chip dengan benang emas ke kaki-kaki transiston Mesin perakit chip ini Salah satunya yaitu mesin Mound-er 107B menggunakan die pemiukaan pemanas sebagai medium unluk memanaskan lead frame sehingga pada pennukaannya tercapai ternperatur titik lebur (melting point) dari chip yaitu 310 sampai 3l4°C.Untuk mencapai tcmperatur tersebut diperlukan perhitungan perpindahan kalor yang baik dan tepat. Karena proses perakitan chip berlangsung dalam kecepatan yang tinggi yaitu mesin diset mampu menghasillran produk 0,66 detik per pieses.Dari hasil perhitungan didapatkan panjang lintasan die permukaan pemanas utama sampai posisi chip diletakkan adalah 50 mm dan die pemanas awal adalah 75 mm. Dalam proscs perpindahan kalor yang terjadi pada die tersebut sangat dipengaruhi oleh kondisi permukaan dari die dan perlakuan terhadap lead fianme saat chip diletakkan, karena hal ini berhubungan dengan besamya rcsistansi antara die dengan lead frame.Diharapkan dari hasil perhitungan dan perlakuan terhadap proses penyolderan chip ini dapat dihasilkan produk yang berkualitas tinggi."