Hasil Pencarian  ::  Simpan CSV :: Kembali

"Dalam perkembangannya, teknologi semikonduktor telah memmjukkan kecendemngan ke arah bentuk fisik yang semakin kecil, kecepatan proses yang semakin tinggi, jumlah transistor yang kandung semakin banyak, kehandalan yang semakin baik, dan harga yang semakin murah. Tapi segala kecenderungan yang bersifat meningkatkan mutu rangkaian terpadu ini memiliki segi lain yang merupakan kompensasinya yang bersifat merugikan, seperti flux panas yang terjadi. Untuk mengatasi hal itu, salah satunya, adalah dengan teknologi perakitan dan pengemasan yang baik. Sampai saat ini sudah ada beberapa teknologi yang umum digunakan untuk perakitan dan pengemasan rangkaian terpadu (IC). Tapi sesuai dengan adanya IC yang memiliki unjuk kerja yang tinggi atau High Performance IC, maka teknologi pengemasan dituntut untuk dapat mengatasi masalah-masalah yang timbul sebagai akibat karakteristik-karakteristik High Performance IC tersebut."

"ABSTRAKPada tesis ini dibahas suatu MOSFET yang mendapat tambahan floating-Gate, dengan potensialnya dikendalikan oleh Gate-masukan jamak. Multiple-input floating-Gate MOSFET ini (disingkat uMOS), memberikan kemampuan fungsional yang tinggi berbasiskan karakteristik-dasar operasi penjumlahan level tegangan-gate yang mendapat pembobotan dan operasi threshold.Menggunakan 6 buah C-uMOS serta sebuah C-MOS biasa, pada tesis ini telah dirancang suatu Gerbang-Logika tunggal yang bekerja secara biner dengan masukan 2-bit dan keluaran 1-bit, dan mampu mengoperasikan berbagai kemungkinan dari keseluruhan 16 macam fungsi-logika melalui pengendaiian. Uji-validitas rancangan dilakukan berbantuan komputer menggunakan perangkat lunak PSpice versi 5.Oa. Rancangan tata-letak chip rangkaian terpadu dari Gerbang tersebut juga dibuat - untuk rencana proses pabrikasinya, menempati luas area 57.200, dengan jalur sambungan 23 % diantaranya.

---

ABSTRACT

In this thesis is discussed a MOSFET which has an additional floating Gate, with its potential being controlled by multiple-input Gates. This multiple-input floating-Gate MOSFET (abbreviated as uMOS), presents a high functional capability based on a fundamental characteristic i.e. gate-level weighted sum and threshold operations.

By using 6 C-uMOSs and an ordinary C-MOS, in this thesis has been designed a single Logic-Gate which operates binary with 2-bit inputs and 1-bit output and capable to operates any of the total 16 different logic functions by controlled. Validity-test of the design has been carried out by the use of computer, using PSpice's software version 5.Oa. The IC chip's layout was also designed for planning its fabrication process, needed a 57,200 A.' area, where routing was occupies 23% of it."

"ABSTRAKUntuk mendapatkan rancangan rangkaian terpadu (IC) yangefisien terhadap tata-ruang serta mudah untuk memadukan antarsel, maka diperlukan teknik peletakan (placement) dan tatapenjaluran (routing) kawat.Tesis ini dimaksudkan sebagai alat bantu untuk merancangrangkaian terpadu, khususnya dalam hal pembagian kawat yangakan melewati suatu kanal-(tempat lewatnya kawat) yang sudahditentukan. Alat bantu tersebut berupa algoritma yangmenggunakan graph dengan verteks berbobot yang mempunyaibentuk khusus (diamond graph), sehingga dapat membantupembagian kawat yang sudah ditentukan untuk mendapatkanrancangan rangkaian tarpadu dengan jumlah lapisan (layer)yang minimal."

"Kebutuhan akan informasi di Universitas Indonesia yang terus meningkat pesat telah mendorong penggunaan jaringan komputer di kampus ini. Penggunaan Juita yang berkembang demikian pesat telah menurunkan kinerjanya. Penurunan kinerja jaringan ini, tidak mungkin diatasi hanya dengan begitu saja memperlebar bandwith. Penanganan yang lebih terpadu terhadap Juita, diperlukan untuk meningkatkan kinerja jaringan secara global. Pengamatan yang intensif dan terpadu terhadap Juita ini diperlukan untuk mengetahui secara pasti sebab-sebab penurunan kinerjanya dan juga hal-hal yang berpotensi untuk menurunkan kinerja Juita tersebut. Hal-hal tersebut antara lain; kepadatan lalu lintas data yang tinggi namun, utilisasi jaringan yang tidak rata; delay pada waktu uploading maupun downloading data yang scring sampai terjadi time out; sequence penerimaan paket data tidak beraturan; Kerusakan yang terjadi pada data dan lain-lain. Thesis ini mencoba menampilkan masalah-masalah yang sering terjadi pada Juita, lalu mencari penyebabnya dan kemudian memberikan jalan keluar. Thesis ini juga mencoba melihat potensi masalah yang mungkin terjadi dan mengantisipasi kemungkinan terjadi."