

Metodologi Pengetesan Sel-Sel Standar pada Rangkaian VLSI

Harry Sudibyo S., author

Deskripsi Lengkap: <https://lib.ui.ac.id/detail?id=20288497&lokasi=lokal>

Abstrak

ABSTRAK

Penggunaan compiler untuk sel-sel terstruktur seperti RAM, ROM, PLA dan Multiplier sudah tidak asing lagi dalam perancangan pemakaian Integrated Circuit (IC) yang spesifik. Dalam makalah ini akan diuraikan secara garis besarnya saja tentang metodologi pengetesan circuit-circuit yang dibuat dari rangkaian sel-sel tersusun (Rangkaian IC). Unsur-unsur pokok dalam metodologi pengetesan ini adalah: Vector compilers yang merupakan penghasil test yang sesuai untuk rangkaian sel-sel tersusun. Strategi pemisahan (An isolation strategy) yang memperbolehkan pengetesan ini dapat diaplikasikan pada rangkaian blok fungsi.